《计算机组成原理》课程期末考试卷B
一、选择题（每题2分，共40分）
1.以下选项中不是冯诺依曼结构计算机特点的是（ ）。
A、采用二进制的数据表示方法。
B、以存储器为中心。
C、指令与数据都存储在存储器内。
D、计算机由运算器、存储器、控制器、输入设备、输出设备五大部分组成。
B
2.若x=1011,则[x]补=( )｡
A､01011 B､1011 C､0101 D､10101
A
- CPU中存放CPU将要执行的下一条指令地址的寄存器是（ ）。
- 地址寄存器 B、数据寄存器 C、程序计数器 D、指令寄存器
C
3.设某浮点数共12位｡其中阶码含1位阶符共4位,以2为底,补码表示;尾数含1位数符共8位,补码表示,规格化｡则该浮点数所能表示的最大正数是( )｡
A､27 B､28* (1-2-7) C､28 D､27* (1-2-7)
D
解：阶码3位 最大即2^(2^3-1)*(1-2^-7)
4.在 Cache-主存系统中，块冲突概率最高的地址映像方式是（ ） 。
A、全相联映像 B、直接映像
C、组相联映像 D、段相联映像
B
按Cache地址映像的块冲突概率从高到低的顺序是直接映像、组相联映像、全相联映像。
直接映像是每个主存字块地址映像到Cache中的一个指定地址的方式，硬件简单，地址变换速度快，不需要替换算法，但块冲突概率高，Cache利用率不高。
全相联映像是每个主存地址映像到Cache任何一个地址，块冲突概率低，只有Cache块全部满了才会冲突，但实现复杂，适合小容量***采用。
组相联映像是直接映像和全相联映像的折衷，将存储空间分组，组间直接映像，组内全相联映像。
5.微程序存放在( )｡
A､主存中 B､堆栈中 C､只读存储器中 D､磁盘中
C
微程序设计是用规整的存储逻辑代替不规则的硬接线逻辑来实现 计算机控制器 功能的技术。 每一条指令启动一串微指令，这串微指令称为微程序。 微程序存放在 控制存储器 中，修改控制存储器内容可以改变计算机的指令。
6.在指令格式中,采用扩展操作码设计方案的目的是( )｡
A､减少指令字长度;
B､增加指令字长度;
C､保持指令字长度不变而增加指令操作的数量;
D､保持指令字长度不变而增加寻址空间.
C
7.设相对寻址的转移指令占两个字节,第一字节是操作码,第二字节是相对位移量(用补码表示)｡每当CPU从存储器取出第一个字节时,即自动完成(PC)+1→PC｡设当前PC的内容为2008H,要求转移到2001H地址,则该转移指令第二字节的内容应为( )｡
A､07H B､F7H C､F8H D､F9H
B
解：转移指令占两个字节，2008H转移后变成200AH，若转到2001H，需要减9，-9用补码表示，11000即10111 即1111 0111
设相对寻址的转移指令占3个字节，第1个字节为操作码，第2，3个字节为相对位移量（补码表示），当CPU从存储器中取出一个字节时完成PC+1→PC。数据存储方式为低位字节所在地址为字地址。设当前PC=1000H，要求转移到100FH，则该转移指令第2，3个字节的内容为（B）。
- 000CH B. 0C00H C. FF0CH D. 0CFFH
解答：
PC当前值为1000H，该指令取出后PC值为1003H，要求转移到100FH，即相对位移量为100FH-1003H=12，正数的补码和原码相同即 00 0CH。低位字节在低地址（第二字节为低地址），000C中，00为高位字节，0C为低位字节，故该转移指令的第二字节为0CH，第三字节为00H(0C00H)。
设当前PC的内容为2009H，要求转移到2000H地址，则该转移指令第二个字节的内容应为( A )。
A．F5H 1111 0101 B．F7H 1111 0111
C . 08H 0000 1000 D．09H 0000 1001
解答：
转移指令是2字节，所以2009H转移后，变成2009H+2=200BH
因此，200BH转到2000H，即(2000H – 200BH = - B)需要减11，-11用补码表示，-11的补码1111 0101，16进制是F5H，所以-11的补码为F5H，所以选择A项。
设相对寻址的转移指令占3个字节，第一字节为操作码，第二，三字节为相对位移量（补码表示）。而且数据在存储器中采用以低字节地址为字地址的存放方式。每当CPU从存储器取出一个字节时，即自动完成（PC）+1PC。
若PC当前值为240（十进制），要求转移到290（十进制），则转移指令的第二、三字节的机器代码是什么？
若PC当前值为240（十进制），要求转移到200（十进制），则转移指令的第二、三字节的机器代码是什么？
解答:
PC当前值为240，该指令取出后PC值为243，要求转移到290，即相对位移量为290-243=47，转换成补码为002FH。低位字节在低地址（第二字节为低地址），002F中，00为高位字节，2F为低位字节，故该转移指令的第二字节为2FH，第三字节为00H。
PC当前值为240，该指令取出后PC值为243，要求转移到200，即相对位移量为200-243=-43，转换成补码为FFD5H。由于数据在存储器中采用以低字节地址为字地址的存放方式，故该转移指令的第二字节为D5H，第三字节为FFH。
8.设某机有五个中断源L0,L1,L2,L3,L4,按中断响应优先次序由高到低排序为L0->L1->L2->L3->L4,现要求中断处理次序改为L1->L3->L4->L0->L2,则L4的屏蔽字为( )｡
A､00001 B､10101 C､01010 D､10100
C
9.以下关于DMA的描述中正确的是( )｡
A、DMA过程中没有中断
B、DMA过程中有中断,其作用与程序中断方式中相同｡
C、DMA过程中有中断,其作用与程序中断方式中不同｡
D、DMA过程中没有中断,但其与CPU的联络方式与中断相同｡
C
10.设机器数字长为16 位，一个容量为32MB 的存储器，CPU 按字寻址，其寻址范围是( ) 。
A、0~(224-1);
B、0~(223-1);
C、0~(222-1);
D、0~(221-1)。
A
11.有关中断的论述不正确的是（ ） 。
A、 CPU 及 I/O 设备可实现并行工作，但设备之间不可并行工作
B、 可以实现多道程序、分时操作、实时操作等
C、 对高速外设（如磁盘）采用中断可能引起数据丢失
D、 计算机的中断源可来自主机，也可来自外设
C
12.计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ）。
A、指令操作码的译码结果 B、指令和数据的寻址方式
C、指令周期的不同阶段 D、指令和数据所在的存储单元
C
13.在程序的执行过程中，Cache 与主存的地址映象是由( )。
A、由程序员和操作系统共同协调完成的;
B、硬件自动完成的;
C、程序员调度的;
D、操作系统管理的。
B
14.I/O 采用统一编址时，进行输入输出操作的指令是（ ）。
A、控制指令;
B、访存指令;
C、输入输出指令;
D、程序指令。
B
15.（ ）寻址对于实现程序浮动提供了较好的支持。
- 间接寻址 B、变址寻址 C、相对寻址 D、直接寻址
C
16.以下叙述中错误的是（ ）。
A、指令周期的第一个操作是取指令;
B、为了进行取指令操作，控制器需要得到相应的指令;
C、取指令操作是控制器自动进行的;
D、指令周期的第一个操作是取数据。
D
17.下面关于指令流水线的说法中错误的是（ ）。
A、指令流水线技术提高了每条指令的执行速度。
B、流水作业过程中，指令重叠部分的执行对象必须不同。
C、影响流水线性能的一个重要因素是相关性，包括控制相关与数据相关。
D、由编译程序将多条指令组合成一条指令，这种技术叫超长指令字技术。
A
18.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存200号单元所在主存块应装入到的Cache组号是（ ）。
- 0 B、1 C、4 D、6
解：16/2=8组 200/32=6.....8
C
19.采用 DMA 方式传送数据时，每传送一个数据要占用（ ）的时间。
A、一个指令周期 B、一个机器周期
C、一个时钟周期 D、一个存储周期
D
二、简答题（共5*8=40分）
1.已知x=-11110，y=-11001，用变形补码计算x+y，并指出运算结果是否溢出。
答：X+Y=1100010
+ 1100111
-------------------
= 1001001
溢出
2.假设0101101 是 按 “偶校验” 配置的汉明码，请写出其纠错过程。
答：
P1 = ①位+③位+⑤位+⑦位=1 无错
P2=②位+③位+⑥位+⑦位 = 0 有错
P4=④位+⑤位+⑥位+⑦位 =0 有错
所以：P4P2P1 = 100转为十进制为 4
所以第4位出错，因为第四位为校验码 ，可以不纠正
3.CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。
答：平均访问时间=（1900*50+100*250）/（1900+100） =60ns
cache主存系统效率=cache存取周期/平均访问时间=50/60=83.3%
4.试简述精简指令系统计算机(RISC)的特点｡
答：从指令系统结构上看,RISC 体系结构一般具有如下特点:
(1) 精简指令系统。可以通过对过去大量的机器语言程序进行指令使用频度的统计,来选取其中常用的基本指令,并根据对操作系统、高级语言和应用环境等的支持增设一些最常用的指令;
(2) 减少指令系统可采用的寻址方式种类,一般限制在2或3种;
(3) 在指令的功能、格式和编码设计上尽可能地简化和规整,让所有指令尽可能等长;
(4) 单机器周期指令,即大多数的指令都可以在一个机器周期内完成,并且允许处理器在同一时间内执行一系列的指令。
5.某机有4个中断源，按中断响应的优先顺序由高到低为L1,L2,L3,L4，现要求处理的优先顺序改为L4,L2,L3,,L1，写出各中断源的屏蔽字。当现时发生 L1,L2,L3,L4中断时，画出中断处理的流程。
6.假设某计算机指令长度为 20 位，具有双操作数、单操作数、无操作数三类指令格式，规定每个操作数地址用 6 位表示。若操作码字段固定为 8 位，现已设计出 m 条双操作数指令，n 条无操作数指令，在此情况下，这台计算机最多可以设计出多少条单操作数指令？
答：操作码8位（双操作数指令），所以短操作码有2^8=256条，双操作数指令最多有63条，单操作数指令最多有63条，零操作数指令最多有64条。
7.某机有8条微指令I1—I8，每条微指令所包含的微命令控制信号如下表所示。 a—j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限为8位，请安排微指令的控制字段格式。
| 微指令 | a | b | c | d | e | f | g | h | i | j |
| I1 | √ | √ | √ | √ | √ | |||||
| I2 | √ | √ | √ | √ | ||||||
| I3 | √ | √ | ||||||||
| I4 | √ | |||||||||
| I5 | √ | √ | √ | √ | ||||||
| I6 | √ | √ | √ | |||||||
| I7 | √ | √ | √ | |||||||
| I8 | √ | √ | √ |
d,i,j 一组；e,f,h一组，其他独立
| * * * * | * * | * * |
a,b,c,f e,g,h d, i,j
8.某计算机的字长为16位,存储器按字编址,访存指令如下:
其中OP是操作码,M定义寻址方式(见表),A为形式地址｡设PC和Rx分别为程序计数器和变址寄存器,字长为16位｡问:
- 该格式能定义多少种指令?
- 各种寻址方式的寻址范围为多少字?
- 写出各种寻址方式的有效地址EA的计算式｡
答：
（1）因为操作码字段长度为5位（K位），因此能定义25=32种（2K种）操作；（2分）
（2）根据不同寻址方式的特点，寻址方式M 寻址范围如下所示：
0 1个字,即指令字
1 256个字（2A字）
2 64k字（2N字）
3 64k字（2N字）
4 256个字(PC值附近256个字) （2A字）
（设机器字长为N位，指令的地址位长A位）
说明：3分，每错1个扣1分，扣完为止。
（3）
0 EA=(PC) 即操作数在指令码中
1 EA=A
2 EA=(A)
3 EA=(Rx)+A
4 EA=(PC)+A
三、分析设计题（共20分）
1、设CPU共有16根地址线,8根数据线,并用 mreq(低电平有效)作访存控制信号，R/W作读写命令信号(高电平为读,低电平为写)。现有下列存储芯片:
ROM(2K*8 位，4K*4位，8K*8位)，
RAM(1K*4位，2K*8位，4K*8位)
及74138译码器和其他门电路(门电路自定)。
要求：最小4K地址为系统程序区，4096~16383地址范围为用户程序区。
试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图｡
- 指出选用的存储芯片类型及数量；（2分）
- 详细画出片选逻辑｡（8分）
①分配主存地址
②选择存储芯片
③分配地址线
④片选信号
2、下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器。ALU由加减控制信号决定完成何种操作。控制信号G控制的是一个门电路。另外，线上标注有控制信号，例如Yi表示Y寄存器的输入控制信号，R1o示寄存器R1的输出控制信号。未标注的线为直通线，不受控制。
现有“SUB R1, R2”指令完成(R1) - (R2) → R1的功能操作。请画出该指令的指令周期流程图，并列出相应的微命令控制信号序列。假设该指令的地址已放入PC中。
